| [ следующий ] [ начало главы ] [ предыдущий ] | [ содержание ] |
4.12. Как компьютер выполняет арифметические действия над целыми числами?
В большинстве компьютеров операция вычитания не используется. Вместо нее производится сложение обратных или дополнительных кодов уменьшаемого и вычитаемого. Это позволяет существенно упростить конструкцию АЛУ.
Сложение обратных кодов. Здесь при сложении чисел А и В имеют место четыре основных и два особых случая:
1. А и В положительные.
При суммировании складываются все разряды,
включая разряд знака. Так как знаковые
разряды положительных слагаемых равны нулю,
разряд знака суммы тоже равен нулю.
Например:
Получен правильный результат.
2. А положительное, B
отрицательное и по абсолютной величине
больше, чем А. Например:
Получен правильный результат в обратном
коде. При переводе в прямой код биты
цифровой части результата инвертируются: 1
0000111 = –710.
3. А положительное, B отрицательное и по абсолютной величине меньше, чем А. Например:
Компьютер исправляет полученный
первоначально неправильный результат (6
вместо 7) переносом единицы из знакового
разряда в младший разряд суммы.
4. А и В отрицательные.
Например:
Полученный первоначально неправильный результат (обратный код числа –1110 вместо обратного кода числа –1010) компьютер исправляет переносом единицы из знакового разряда в младший разряд суммы. При переводе результата в прямой код биты цифровой части числа инвертируются: 1 0001010 = –1010.
При сложении может возникнуть ситуация, когда старшие разряды результата операции не помещаются в отведенной для него области памяти. Такая ситуация называется переполнением разрядной сетки формата числа. Для обнаружения переполнения и оповещения о возникшей ошибке в компьютере используются специальные средства. Ниже приведены два возможных случая переполнения.
5. А и В положительные, сумма
А+В больше, либо равна 2n–1, где n
— количество разрядов формата чисел (для
однобайтового формата n=8, 2n–1 = 27 = 128).
Например:
Семи разрядов цифровой части числового формата недостаточно для размещения восьмиразрядной суммы (16210 = 101000102), поэтому старший разряд суммы оказывается в знаковом разряде. Это вызывает несовпадение знака суммы и знаков слагаемых, что является свидетельством переполнения разрядной сетки.
6. А и В отрицательные, сумма абсолютных величин А и В больше, либо равна 2n–1. Например:
Здесь знак суммы тоже не совпадает со знаками слагаемых, что свидетельствует о переполнении разрядной сетки.
Сложение дополнительных кодов. Здесь также имеют место рассмотренные выше шесть случаев:
1. А и В положительные. Здесь нет отличий от случая 1, рассмотренного для обратного кода.
2. А положительное, B
отрицательное и по абсолютной величине
больше, чем А. Например:
Получен правильный результат в
дополнительном коде. При переводе в прямой
код биты цифровой части результата
инвертируются и к младшему разряду
прибавляется единица: 1 0000110 + 1 = 1 0000111 = –710.
3. А положительное, B
отрицательное и по абсолютной величине
меньше, чем А. Например:
Получен правильный результат. Единицу
переноса из знакового разряда компьютер
отбрасывает.
4. А и В отрицательные.
Например:
Получен правильный результат в
дополнительном коде. Единицу переноса
из знакового разряда компьютер отбрасывает.
Случаи переполнения для дополнительных кодов рассматриваются по аналогии со случаями 5 и 6 для обратных кодов.
Сравнение рассмотренных форм кодирования целых чисел со знаком показывает:
 | на преобразование отрицательного
числа в обратный код компьютер
затрачивает меньше времени, чем на
преобразование в дополнительный код,
так как последнее состоит из двух шагов —
образования обратного кода и прибавления
единицы к его младшему разряду;
| время выполнения сложения для
дополнительных кодов чисел меньше, чем
для их обратных кодов, потому что в
таком сложении нет переноса единицы из
знакового разряда в младший разряд
результата. | |
Во многих компьютерах умножение производится как последовательность сложений и сдвигов. Для этого в АЛУ имеется регистр, называемый накапливающим сумматором, который до начала выполнения операции содержит число ноль. В процессе выполнения операции в нем поочередно размещаются множимое и результаты промежуточных сложений, а по завершении операции — окончательный результат.
Другой регистр АЛУ, участвующий в выполнении этой операции, вначале содержит множитель. Затем по мере выполнения сложений содержащееся в нем число уменьшается, пока не достигнет нулевого значения.
Для иллюстрации умножим 1100112 на 1011012.
Деление для компьютера является трудной операцией. Обычно оно реализуется путем многократного прибавления к делимому дополнительного кода делителя.
